WEKO3
アイテム
メモリアクセスフリーアーキテクチャ自動設計技術
https://kindai.repo.nii.ac.jp/records/3118
https://kindai.repo.nii.ac.jp/records/31183ea42900-0dad-45aa-a8ad-bea017aa6050
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KAKEN_20500057seika.pdf (275.8 kB)
|
|
| Item type | 研究報告書 / Research Paper(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-07-08 | |||||
| タイトル | ||||||
| タイトル | メモリアクセスフリーアーキテクチャ自動設計技術 | |||||
| その他（別言語等）のタイトル | ||||||
| その他のタイトル | Design Automation for Memory Access Free Architecture | |||||
| 著者 |
神戸, 尚志
× 神戸, 尚志× 谷本, 浩一 |
|||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | メモリアクセス | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | レジスタ化 | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | アーキテクチャ設計自動化 | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | C言語設計 | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | メモリアクセスのパイプライン化 | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18ws | |||||
| 資源タイプ | research report | |||||
| 著者(英) | ||||||
| 言語 | en | |||||
| 値 | KAMBE, TAKASHI | |||||
| 著者(英) | ||||||
| 言語 | en | |||||
| 値 | TANIMOTO, KOICHI | |||||
| 著者 所属 | ||||||
| 値 | 近畿大学理工学部; 教授 | |||||
| 著者 所属 | ||||||
| 値 | 近畿大学理工学部; 助手 | |||||
| 著者 役割 | ||||||
| 値 | 研究代表者 | |||||
| 著者 役割 | ||||||
| 値 | 研究分担者 | |||||
| 著者 外部リンク | ||||||
| 関連名称 | https://kaken.nii.ac.jp/ja/r/70368281 | |||||
| 著者 外部リンク | ||||||
| 関連名称 | https://kaken.nii.ac.jp/ja/r/70257971 | |||||
| 版 | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
| 出版者 名前 | ||||||
| 出版者 | 近畿大学 | |||||
| 書誌情報 |
科学研究費補助金研究成果報告書 (2010. ) p. 1-3, 発行日 2010-01-01 |
|||||
| 抄録 | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | 研究成果の概要（和文）： システムLSIにおいてハードウエア部が直接メモリアクセスする場合が多く、その高速化が極めて重要である。ハードウエアからのアクセスの場合、データアクセス方法に沿ってより小規模なメモリ構造を考える。本研究では、この点に注目し、ハードウエアにおけるメモリアクセス方法に即した3種類のアーキテクチャ自動最適化手法(単変数に対するレジスタ化、オンチップへのデータ格納のパイプライン化手法を提案し、これらを統合したメモリアクセスアーキテクチャを大語彙連続音声認識回路、DCT回路、相関値計算回路などに適用し、その有効性を確認した。音声認識におけるビタビ探索回路にレジスタ化を施すことにより処理速度は約12.06％向上し、回路規模は微増にとどまった。同じビタビ探索回路にデータ格納のパイプライン化により処理速度は約16.7％向上した。JPEGエンコーダで用いられるDCT演算と粒子追跡技術で用いられる相関値計算に対しては、パイプライン化により各々31.41％、7.14％の高速化を得た。レジスタ化とパイプライン化を統合した手法をビタビ探索回路に適用した結果，処理速度は約28.78％向上した．これらの成果を国際学会１件及び国内学会１件発表した。 研究成果の概要（英文）： High level design methodologies are becoming more and more important in the design of large system LSI devices. As a result, behavioral synthesis from C and other high level languages is key to achieving the productivity demanded by such large designs.For memory intensive applications in particular, the automatic identification, optimization and synthesis of memory access operations is essential. This research developed a method for automatically generating behavioral descriptions for memory access pipeline circuits. Combined with registerization, the approach can accelerate Memory Accesses (MA) irrespective of the degree of data reuse. The method is applied to well-known algorithms used in applications such as speech recognition, JPEG encoding and particle tracking technology, and its effectiveness evaluated. The number of MAs is reduced by over 20％ and the overall performance improved by over 10％ using these MA speed-up methods. | |||||
| 内容記述 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 研究種目：基盤研究(C); 研究期間：2008～2010; 課題番号：20500057; 研究分野：工学; 科研費の分科・細目：電気電子工学・電子デバイス・電子機器 | |||||
| 資源タイプ | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | Research Paper | |||||
| フォーマット | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | application/pdf | |||||
