WEKO3
アイテム
4端子型FinFETを用いた簡素化論理ゲートの構成
https://kindai.repo.nii.ac.jp/records/12881
https://kindai.repo.nii.ac.jp/records/1288104417c5a-4206-4a78-934b-715177e903f5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
AA12315376-20090115-0037.pdf (327.2 kB)
|
|
| Item type | ☆紀要論文 / Departmental Bulletin Paper(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2014-09-12 | |||||||||
| タイトル | ||||||||||
| タイトル | 4端子型FinFETを用いた簡素化論理ゲートの構成 | |||||||||
| タイトル | ||||||||||
| タイトル | Simplified Logic Gate Architecture using 4-terminal type FinFETs | |||||||||
| 言語 | en | |||||||||
| 著者 |
嶋野, 彰夫
× 嶋野, 彰夫
|
|||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題 | Semiconductor Device, field effect transistor, FinFET, logic gate, Threshold Voltage, device simulation | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||
| 資源タイプ | departmental bulletin paper | |||||||||
| 著者(英) | ||||||||||
| en | ||||||||||
| SHIMANO, Akio | ||||||||||
| 著者 所属 | ||||||||||
| 近畿大学工業高等専門学校電気情報工学科 | ||||||||||
| 著者所属(翻訳) | ||||||||||
| Kinki University Technical College | ||||||||||
| 版 | ||||||||||
| 出版タイプ | VoR | |||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||
| 出版者 名前 | ||||||||||
| 出版者 | 近畿大学工業高等専門学校 | |||||||||
| 書誌情報 |
近畿大学工業高等専門学校研究紀要 en : Research reports Kinki University Technical College 巻 2, p. 37-41, 発行日 2009-01-01 |
|||||||||
| ISSN | ||||||||||
| 収録物識別子タイプ | ISSN | |||||||||
| 収録物識別子 | 18824374 | |||||||||
| 抄録 | ||||||||||
| 内容記述タイプ | Abstract | |||||||||
| 内容記述 | [Abstract] 4-terminal type FinFET, which has been proposed as a threshold-voltage controllable device, has a special potential to become a main device for high-density and high-performance VLSI. This paper describes the results of investigation on electrical characteristics of two types of 4-terminal type FinFET's for each Nch/Pch. 4-terminal type FinFET has itself a 2-input logical function like as parallel-connected FET's or series-connected FET's. Device simulation shows that NOR/NAND logic gates can be constructed by the specified combination of Nch/Pch 4-terminal type FinFET's using a half number of devices compared by conventional FET construction. Second gate bias dependence of first channel threshold voltage has been investigated on theoretical fully-depletion capacitance model analysis and experimental simulation analysis. Thinner Silicon layer on which channel will be created gives a better result for high-performance 4-terminal type FinFET due to large threshold voltage variation. | |||||||||
| フォーマット | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | application/pdf | |||||||||
